

# Vážení zákazníci,

dovolujeme si Vás upozornit, že na tuto ukázkou knihy se vztahují autorská práva, tzv. copyright.

To znamená, že ukáзка má sloužit výhradně pro osobní potřebu potenciálního kupujícího (aby čtenář viděl, jakým způsobem je titul zpracován a mohl se také podle tohoto, jako jednoho z parametrů, rozhodnout, zda titul koupí či ne).


Z toho vyplývá, že není dovoleno tuto ukázkou jakýmkoliv způsobem dále šířit, veřejně či neveřejně např. umístováním na datová média, na jiné internetové stránky (ani prostřednictvím odkazů) apod.

*redakce nakladatelství BEN – technická literatura*  
[redakce@ben.cz](mailto:redakce@ben.cz)



## 2 PARALELNÍ ROZHRAŇÍ

Paralelní rozhraní realizuje přenos dat mezi vnitřní sběrnici řídicího systému a vnějším prostředím po znacích, neboli po slabikách. Na obr. 7 je znázorněno blokové schéma obecného paralelního rozhraní. Vnější prostředí (tj. určité konkrétní zařízení) od sběrnice mikropočítače oddělují *obvody rozhraní*. S vnějším zařízením jsou obvody rozhraní spojeny **datovým kanálem** a **řídícími signály**. Datovým kanálem se přenášejí datové informace (znaky), řídicím signálem R se znak zapisuje, signálem A se potvrzuje příjem. Ke sběrnici mikropočítače jsou obvody rozhraní připojeny **adresovou** (A), **řídící** (C) a **datovou** (D) sběrnici.




**Obr. 7** Blokové schéma paralelního rozhraní

Paralelní rozhraní může být **jednosměrné**, tj. realizuje přenos pouze v jednom směru, nebo **obousměrné**, tj. realizuje přenos v obou směrech. Hovoříme-li někdy o *třístavovém rozhraní*, je tím míněna taková technická realizace obvodů rozhraní, která umožňuje uvést výstupní zesilovač kromě dvou logických stavů (tj. log. 0 a log. 1) do stavu odpojení, neboli tzv. **vysoké impedance** (někdy se tomuto stavu říká též nepřesně „*třetí stav*“).

### 2.1 Oddělení sběrnice

Základním paralelním rozhraním je oddělení vnitřních datových obvodů řídicího systému (mikropočítače) od vnějšího prostředí (periferie) a její připojení po dobu, kterou potřebuje mikropočítač k přenosu dat ze vstupní brány do registru mikroprocesoru nebo naopak. Tento způsob oddělení sběrnice se používá především pro výkonové posílení datových signálů. Pro tento účel se vyrábí celá řada integrovaných obvodů. Jedním z obvodů tohoto typu je např. obvod 74LS245, jehož příklad použití je uveden na obr. 8.




**Obr. 8** Příklad použití obvodu 74LS245

Někdy se vstupní nebo výstupní signálové vodiče musí galvanicky oddělit od obvodů mikropočítače. Důvodem může být eliminace vnějšího rušení oddělením potenciálů nebo zamezení zničení obvodů mikropočítače při havárii periferie. V současné době se pro galvanické oddělení obvodů nejčastěji používá součástky – optoelektronického izolátoru – *optronu*. Optron je moderní polovodičová součástka sestávající ze dvou částí: z vysílače – luminiscenční diody a přijímače – fototranzistoru. U některých typů optronů je ještě někdy integrován tranzistor jako zesilovač proudu, existují i optrony s triakem pro spínání zátěže na střídavý proud.

Na *obr. 9* je uveden příklad připojení optronu k obvodům TTL. Připojení vysílače lze při větší vzdálenosti (max. 1000 m) provést zkrouceným dvou vodičovým vedením (tzv. *twisted pair*) pro zmenšení odrazů na vedení.


Pro větší vzdálenosti (metry až kilometry) se dnes výrazně uplatňuje přenos informací optickou cestou v infračerveném spektru. Prostředím může být buď volný prostor nebo světlovod. Výhodou tohoto způsobu přenosu je vysoká odolnost proti vlivu prostředí na kvalitu přenosu. Tato problematika je však natolik specifická, že se jí zde nebudeme zabývat.



Obr. 9 Příklad použití optronu

## 2.2 Asynchronní paralelní rozhraní

Pro komunikaci s periferními zařízeními pracujícími nezávisle na připojeném počítači je nutno zabezpečit přenos dat tak, aby k vlastnímu přenesení informace došlo vždy tehdy, kdy to umožňuje vnitřní stav počítače i připojeného periferního zařízení. Jde o přenos dat, na jehož řízení se musí podílet jak zdroj, tak příjemce dat. V anglosaské literatuře se tomuto typu rozhraní říká **handshake**, tedy doslova *potřesení rukou*, neboť při přenosu dat musí dojít nejen k přenesení vlastní informace, nýbrž i k vzájemnému potvrzení, že informace byla přijata. V některé starší literatuře se můžeme setkat s českým pokusem o vlastní termín – přejímka.



Obr. 10 Základní princip funkce asynchronního paralelního rozhraní

Mějme nyní zdroj **Z** a příjemce dat **P** (obr. 10) spojené komunikačním kanálem. Jestliže zdroj **Z** má v úmyslu vyslat data směrem k příjemci **P**, učiní tak zároveň s aktivní hranou (zde přechodem do log. 1) signálu DV (*data valid* = data platná). Tak ohlašuje příjemci, že na datové sběrnici (komunikačním kanále) jsou data k převzetí. Příjemce na signál DV v aktivní úrovni odpoví přechodem potvrzovacího signálu AC (*acknowledge* – potvrzení)

do log. 1. Zdroj **Z** musí na tuto odezvu reagovat přechodem signálu DV do log. 0. Příjemce **P** zároveň uvede signál AC do neaktivní úrovně (do log. 0). Tím je celý cyklus přenosu s potvrzením ukončen.

V počítačové technice patří tento typ rozhraní mezi nejpoužívanější. Lze říci, že při paralelním přenosu dat v počítačové technice je vlastně jediným způsobem, kterým lze zajistit spolupráci mezi dvěma zařízeními pracujícími vzájemně časově nezávisle. Mezi dnes nejčastěji používaná paralelní rozhraní v mikropočítačové technice patří rozhraní Centronics pro komunikaci s tiskárnou nebo rozhraní IEEE 488, což jsou opět rozhraní pracující s potvrzením dat. O těchto a o dalších rozhraních budeme pojednávat v dalších kapitolách.

## **2.3 Přerušování**

Zvláštním druhem asynchronního přenosu dat s potvrzením je systém s **přerušováním** (angl. *interrupt*). Přerušování řádného běhu programu má za následek přechod mikroprocesoru do přerušovacího režimu, neboli do části programu pro obsluhu přerušování. Pokud je přerušování povoleno, může periferní zařízení požádat mikroprocesor o přerušování normální činnosti vydáním tzv. **žádosti o přerušování** (*interrupt request*) a předat mu data, resp. data si od mikroprocesoru vyžádat.

Pro vlastní řízení přerušovacího systému u mikropočítačů existuje několik integrovaných obvodů, které umožňují s určitým komfortem přerušování povolovat, přijímat, vyhodnocovat prioritu žádostí apod. Jedním z prvních obvodů pro řízení přerušování byl MH3214. Tento obvod umožňoval zpracovat až osm žádostí o přerušování a vyhodnotit je technickými prostředky z hlediska dříve nastavené **priority** (tedy přednosti). Dalším typem je radič přerušování I8259. Tento obvod umožňuje také zpracovávat osm žádostí o přerušování, avšak programově lze nastavit priority žádostí, tyto priority v průběhu programu měnit a maskovat. Podrobný popis obvodů pro obsluhu přerušovacího systému se již vymyká poslání publikace.

## **2.4 Přímý přístup do paměti (DMA)**

Dalším zvláštním druhem přenosu dat s potvrzením je **přímý přístup do paměti** (angl. zkratka DMA = *Direct Memory Access*). Při běžné činnosti ovládá datovou sběrnici sám mikroprocesor. Jedině on řídí zápis a čtení dat, adresuje paměťové místo, do něhož запиše data nebo z něhož data přečte. Instrukční cyklus mikroprocesoru tak v podstatě určuje rychlost přenosu dat mezi pamětí a mikroprocesorem. Při spolupráci s rychlými perifériemi však může vzniknout problém, jak nejrychleji přenést informace mezi periférií a pamětí, neboť rychlost přenosu většího množství dat obvyklým způsobem, tj. prostřednictvím čtecího nebo zápisového cyklu mikroprocesoru je poměrně nízká. Proto se volí jiný způsob přenosu dat tak, aby se informace přenášela **přímo mezi periférií a pamětí**. V tomto případě říkáme, že periférie má umožněn přímý přístup do paměti. Vlastní komunikace potom nebude řízena mikroprocesorem, nýbrž jinými technickými prostředky.


Nejčastěji je pro tuto činnost používán **řadič přímého přístupu do paměti** (řadič DMA). Příkladem takového řadiče je obvod I8257. Tento obvod obsahuje čtyři kanály přenosu, přičemž přenosová rychlost může činit až 5 Mbit/s. Po naprogramování může řadič I8257 řídit přímé přenosy bloků dat o délce až 16 384 slabik mezi periferním zařízením a pamětí bez účasti mikroprocesoru. Řadič je schopen generovat předem nastavenou adresu, signály zápisu nebo čtení (podle směru přenosu), přenést data a připravit novou adresu. Novějším typem je řadič I8237 s vylepšenými vlastnostmi, zejména pak s délkou přenášeného bloku dat až 64 KB. Tento obvod se používá pro přímý přístup do paměti i v počítačích řady IBM PC. Další informace lze získat např. v pramenu [47].

## 2.5 Programovatelné obvody pro paralelní rozhraní


V této kapitole se zastavíme u některých reprezentantů programovatelných obvodů pro realizaci paralelního rozhraní. Jsou to obvody I8255A a monolitické mikropočítače I8048, resp. I8051. Tyto obvody vznikly koncem 70. let jako výkonní pomocníci při realizaci technického řešení přenosu dat mezi různými typy zařízení. Jejich hlavní výhodou je skutečnost, že po naprogramování vykonávají autonomně svoji funkci, takže nezdržují nadřazený mikropočítač. To má velký význam zejména tam, kde centrální jednotka obsluhuje více periferních zařízení a tudíž obsluha každé z nich by podstatně zpomalovala činnost procesoru.

### 2.5.1 Obvod I8255A


Dnes již klasickým programovatelným komunikačním obvodem pro vytváření různých paralelních komunikací je obvod I8255A, jehož blokové schéma a rozmístění vý-



**Obr. 11a Programovatelný obvod I8255A – blokové schéma**




**Obr. 11b** Programovatelný obvod I8255A – rozmístění vývodů pouzdra



**Obr. 12** Řídící slovo obvodu I8255A (D7 = log. 1)

vodů je uvedeno na *obr. 11*. Umožňuje vytvoření až tří osmibitových obousměrných paralelních lokálních datových sběrnic PA, PB a PC. Celá činnost obvodu je závislá na předchozím naprogramování obvodu mikroprocesorem, k jehož sběrnici je připojen.

Před zahájením komunikace je nutno do obvodu I8255A zapsat tzv. **řídící slovo** do řídicího registru při  $A0 = A1 = \text{log. } 1$ . Tvar řídicího slova je na *obr. 12*. Lze jím uvést obvod do různých režimů (módů). Jiným řídicím slovem podle *obr. 13* lze též nastavovat jednotlivé bity brány PC do libovolného logického stavu. Na *obr. 12* a *obr. 13* je patrný rozdíl v řídicích slovech pro programování režimu (bit D7 = log. 1) a pro nastavování bitů brány PC (bit D7 = log. 0).



**Obr. 13 Programování jednotlivých bitů brány PC obvodu I8255A řídicí slovo, D7 = log. 0)**


Programovatelný obvod I8255A lze provozovat ve třech režimech. V **režimu 0** lze naprogramovat všechny tři brány jako vstupní nebo výstupní. Vzniknou tak lokální sběrnice mezi zdrojem, resp. příjemcem dat. V případě vstupu dat je nutno, aby data na vstupní bráně byla ustálena v okamžiku čtení informace mikroprocesorem (signál /RD v aktivní úrovni). V případě výstupu dat se na výstupní bráně data zapsaná z mikroprocesoru ustálí v době kratší než 350 ns a zůstávají ve vyrovnávací paměti do přeepsání novými daty.

V **režimu 1** jsou brány PA a PB schopny pracovat v řízeném vstupním nebo výstupním asynchronním paralelním přenosu dat (viz kapitolu 2.2). Při vstupním režimu se data přivedená na vstupní bránu zapíší do vnitřní vyrovnávací paměti obvodu aktivní úrovní signálu /STB (= *strobe* = log. 0). Naplnění paměti je indikováno přechodem signálu IBF (= *input buffer full* – vnitřní vyrovnávací paměť plná) do aktivní úrovně log. 1 a žádostí o přerušeni signálem INTR (= *interrupt*). Při výstupním režimu se po zápisu nové informace do výstupní vyrovnávací paměti signálem /WR objeví aktivní úroveň signálu /OBF (= *output buffer full* – výstupní vyrovnávací paměť plná) v log. 0 a též žádost o přerušeni INTR. Vnější zařízení potom vyšle potvrzovací signál ACK (= *acknowledge* – potvrzení), čímž se cyklus ukončí.


Pro přenos pomocných řídicích signálů (tj. /STB, IBF, /OBF, ACK a INTR) se využívají v režimu 1 některé bity brány PC, přičemž zbývající bity lze využít jako vstupní nebo výstupní. Signálem INTR se generuje žádost o přerušeni, kterou lze podobně jako u mikroprocesoru povolit nebo zakázat. Pro tento účel slouží vnitřní klopný obvod



INTE (*interrupt enable* – přerušení povoleno), který lze též programově ovládat. Klopné obvody INTE se automaticky nulují při inicializaci obvodu signálem RESET nebo po připojení napájecího napětí. Na obr. 14 jsou znázorněny možné konfigurace obvodu I8255A v režimu 1. Při čtení brány PC lze přečíst stavové slovo, viz obr. 15 a obr. 16. Na obr. 17 a obr. 18 jsou časové diagramy závislosti signálů při vstupu nebo výstupu dat.



**Obr. 14 Konfigurace obvodu I8255A v režimu 1**



**Obr. 15 Tvar stavového slova obvodu I8255A v režimu 1**